Fórum témák

» Több friss téma
Fórum » Nagy számú logikai kapu megvalósítása hardware-n.
Lapozás: OK   1 / 1
(#) eugene hozzászólása Márc 14, 2013 /
 
Adott egy szoftveresen generált 640 bemenetes (bites) logikai hálózat, 256 kimenettel. A logikai operandusok száma egyszerűsítések után ~430 ezer, a hálózat így asszinkron és hazárdmentes. Szoftveresen szimulálva minden jól is működik, szükségem lenne ennek a hálózatnak valamilyen formában hw-re ültetése.

Ha FPGA-ban gondolkodok, a kapuk száma miatt csak a drágább FPGA-k jöhetnek szóba, a HW-ből pedig több darab is kéne (egyelőre pár tíz darabban gondolkodok, de én örülnék a legjobban ha betelíthetném vele a nappalit, így FPGA-ra rövid úton rámenne a gatyám).

Logikai kapuk hardware-re ültetése terén nem sok tapasztalatom van (max ~100 kapuig kézzel, de ez itt nehezen jöhet szóba), tudtok alternatívát javasolni FPGA helyett, illetve, hogy a gyakorlatban egy ilyen megvalósításnak milyen módjai szoktak lenni? Érdekelnek "logikai kapu szintetizáló" cégek nevei is, hátha náluk találok hasznos infót (lehetőleg Magyarországról), vagy bármi egyéb ötlet, javaslat.

Köszönöm.
(#) _vl_ válasza eugene hozzászólására (») Márc 14, 2013 /
 
Az FPGA-nál csak drágább megoldásokat tudok javasolni.
Ill. ha nagyon lassú is jó (mondjuk 1kHz/1ms alatt sebesség), akkor egy/több sok-sok lábú mikrokontrollerrel szoftveresen is lehet ilyen hálózatot szimulálni.

Amúgy szerintem FPGA esetén is gond lesz az I/O vonalak számával. Vagy szét tudod bontani több részfeladatra, vagy BGA tokozású IC-t kell használni, ott meg még a panel és a beforrasztás is drága játék lesz.
(#) eugene válasza _vl_ hozzászólására (») Márc 14, 2013 /
 
Általában a technológiák neve mi szokott lenni ami nem FPGA (kicsit jobban beleásnám magam)?

ASIC-ról olvastam többet de nem sikerült egész pontosan megfogalmaznom magamban, hogy konkrétan mi is az, csak hogy anyagilag nem fogok túl jól kijönni vele ha csak pár tíz darabban gondolkodom.

A bemenetek és kimenetek számát tudom csökkenteni, ha átcsoportosítom.
(#) _vl_ válasza eugene hozzászólására (») Márc 14, 2013 /
 
Van pl. olyan, hogy megtervezed a saját IC-det, és legyártatod, ez kb. az ASIC.
Itt a kulcskérdés az, hogy mennyibe kerül a tervezés, és milyen bizonyossággal tudod előre leszimulálni, hogy hogyan fog működni a még le sem gyártott IC, lévén egy gyártási "próbálkozás" irdatlan pénzbe kerül (és időben sem kevés). Mivel a mai csíkszélességek mellett nagyon komoly meló megtervezni egy IC-t (rengeteg paramétert kell nézni, hogy tuti működő chip legyen belőle), ezért már 10-15 évvel ezelőtt is az volt a gazdaságos átlagos esetekben, ha az adott technológiához igazított könyvtárból ollózta össze a kuncsaft, hogy mit is szeretne. De még így sem hiszem, hogy ezres darabszámnál ez olcsóbb tudna lenni, mint az FPGA (és a könyvtárat sem ingyen biztosítja a gyártó).
(#) oleg53 válasza eugene hozzászólására (») Márc 15, 2013 /
 
Sziasztok!
Én csak kicsit olvasgattam a témában, de nekem a CPLD jutott eszembe a sok kapuról. Mondjuk ha jól tudom, ezek bonyolultságban általában az FPGA-k alatt vannak, de talán érdemes elgondolkodni rajtuk legalább annyira, hogy elvesse az ötletet valaki, aki jobban ért hozzá.
Szerintem amúgy nem nagyon oldható ez meg egy nagy központi IC-vel gazdaságosan. Ahogy _vl_ is írta, ennyi I/O vonal elég sok.
Megkérdezhetem, hogy nagyvonalakban mi is lenne ez?
(#) Cavalier válasza eugene hozzászólására (») Márc 15, 2013 /
 
Ez érdekes feladat, de kicsit jobban leírhatnád, miről van szó, hátha több ötletet tudunk adni.

Sebességfüggő is, de mondjuk CPLD-kkel meg lehetne csinálni, hogy a sok-sok bemenetből (néhány) soros adatfolyam legyen, amit könnyebb feldolgozni, kimenetnél meg szintén. De amíg nem tudunk részleteket, nem lehet okosat mondani.
(#) oleg53 válasza Cavalier hozzászólására (») Márc 16, 2013 /
 
Tényleg. Ha szoftveresen generált az egész hálózat, akkor jól összefoglalható szabályok alapján kell működnie. Ha bizonyos feladatait gyorsan is kell végeznie, akkor is lehet olyan része, aminél ez nem olyan fontos, így a megoldását le lehet egyszerűsíteni. Akkor aztán arra a részre jöhet _vl_ mikrovezérlős soros táplálású megoldása.
Persze ez annyi alapján csak elv.
Következő: »»   1 / 1
Bejelentkezés

Belépés

Hirdetés
XDT.hu
Az oldalon sütiket használunk a helyes működéshez. Bővebb információt az adatvédelmi szabályzatban olvashatsz. Megértettem