1. Próbálj egyszerűsíteni a kapcsoláson, tegyél fel bizonyos peremfeltételeket, majd hanyagolj el dolgokat, ezután persze vizsgált meg, hogy a peremfeltételek mennyire teljesülnek. Általában 2-5 esetre fel lehet bontani a működést, ahol egész jól tudsz közelítően számolni, és akkor nem kell szimuláció.
Az IR21531 árama megbikázható egy totem-pole-lal. Amennyiben pedig neked csak plusz kisütőáram kell, akkor egy PNP tranzisztor is elég.

" Látszik, hogy amint az egyik FET kikapcsol, elkezd esni a FET-félhíd kimenetén a feszültség, egyúttal nőni kezd az épp kikapcsolt FET Ugs feszültsége,"

Bocsánat, rosszul írtam. Akkor kezd el nőni az épp kikapcsolt FET Ugs feszültsége (ugrani, pontosabban), amikor a másik FET bekapcsol, és ennek az ugrásnak a csúcsa akkor van, amikor a félhíd kimenete eléri a 0-át (másik félperiódusban a +táp-ot). Amíg a másik nem kapcsol, addig 0 az épp kikapcsolt FET Ugs-e. Elnéztem.. este van.

Ma elkészültem megrendelésre egy IRS27951-es táppal. Viszonylag egyszerűre vettem a felépítését, és így is a fezsültségingadozás kevesebb volt mint +-5%. Kis módosításokkal a teljes ingás kevesebb lenne, mint 5%. Mellékelek egy képet róla.
Nekiálltam egy cikk írásának az így megvalósítható ZVS tápokról. Olyan kérdésem lenne, hogy katt vagy ekkold elvállalná -e az átnézést, mielőtt publikussá teszem? Elküldeném nektek privátban az elérési linket (ami még nem publikus).

Természetesen teljesülnek a peremfeltételek, azt eddig is láttam, az átlag disszipált teljesítmény főleg, pár10ns időre meg elvisel a FET akár kilowattokat is. Mindössze azért boncoltam fel ennyire a dolgot, mert érdekelt, pontosan mi is okozza. Ja, meg Katt-ot is érdekelték a jelalakok
[OFF]Jogos, hogy utána is olvashattam volna. De én azon fura esetek közé tartozom, akik sokszor az Einsteini jelmondatot követik: ?The only source of knowledge is experience?

-2 re: A kép szerinti megoldással, az IRnek csak a bázisáramot kell szolgáltatni.

Én Multisimt szoktam használni szimulációra. Sok dologra jó, azonban jobban szeretem az egyszerűsítő számításokat (ami közelebb is áll hozzám, mert természettudósként gyakran alkalmazom).
Ajánlom ezt a texasos doksit, mert nagyon részletező mondjuk ez a texasos IC speciel elég kaki.

Ennél van egy még egyszerűbb megoldás, amit mellékelek. Itt a bekapcsolást az ellenállás határozza meg, a kikapcsolást pedig a tranyó.

Ahogy elnézem, az Orcad is olyan ostoba, hogy fekete alapra sötétkékkel rajzol... gondolom, a fehérre, meg sárgával...

Igen, pont erre a kis tüskére voltam kiváncsi. Valójában az történik, hogy amikor az alsó FET kikapcsol, akkor vagy a felső FET, vagy ha elég induktív a terhelés, akkor a felső FET-ben levő dióda fog kinyitni és ezzel nagyon gyorsan felrántja az alsó tranyó drain-t a pozitív tápfeszre. Ez esetleg 20...30 ns alatt megtörténik, tehát, iszonyú nagy du/dt van jelen. Ez a feszültségmeredekség viszont szép nagy áramot indít el a Miller kapacitáson keresztül a gate-be, tehát annak a feszültsége nőni fog. Szerencsétlen esetben ennél sokkal nagyobb feszültség is létrejön, arra totál kinyit a FET, aztán még nagyobb lesz a disszipáció. Ez ellen csak úgy lehet védekezni, hogy a gate-et erőszakosan hozzá kell zárni a source-hoz, vagy méginkább negatív feszt kapcsolni ebben az időben a gate-re. A feszültségmeredekségen nem nagyon lehet változtatni, mert ha az alsó FET gate ellenállását növeljük, akkor az igaz, hogy kisebb lesz a du/dt, de méginkább nő az az ellenállás, amin keresztül a source-hoz záródik a gate, tehát, még érzékenyebb lesz. A dióda a gate ellenállással párhuzamosan jó megoldás, de ennél sokkal jobb, ha egy tranyó közvetlenül zárja a gate-et a source-hoz.Persze, ez nem megy az IR meghajtó ic-kel. Ugye, ilyenkor lesz a legnagyobb du/dt, de a tranyó sokkal védettebb lesz. A másik, hogy a nagy du/dt ellen lehet védekezni RCD, vagy csak RC snubberrel, ( vagy eleve ZVS elrendezéssel ) mert sajnos, a nagy du/dt-nek igen komoly hatásai lehetnek a vezérlőáramkörökre is. Többnyire ez az oka annak, amikor egy kapcsitáp, vagy D-class erősítő teljesen össze-vissza kapcsolgat, aztán füstgép lesz belőle. És ez a hatás gyakorlatilag az összes kapcsolóüzemű izénél megvan...

Azért nyugodtan kipróbálhatod, legfeljebb nem folyik ki az IR ic-ből annyi, mint szeretnéd, de sokkal jobb lesz. Nem hinném, hogy tönkremenne tőle az ic.

Ha a szimulátor kiakad "time step to small"-lal, akkor a RELTOL paramétert növeld, ekkor kisebb lesz a számítás pontossága, de az még bőven elég. Meg az analóg shunt-öt is lehet csökkenteni. ( ez utóbbiról csak halvány fogalmaim vannak... )

Megtisztelsz vele!

Így van. Ennél csak az jobb megoldás, amikor egy kisebb FET zárja rövidre a a fő FET-et. Persze, ehhez olyan meghajtókör kell, ami ezt lehetővé teszi.

Így már azért mindjárt más a helyzet szimulálva is . Köszi srácok ezt a kis eszmecserét, ma is okosabb lettem

Szívesen megnézem!

Egyébként a Cimopata ill. a Skori-féle kapcsolásokból indultam ki, ahol az általunk most tárgyalt dolog nem volt lekezelve. Félig hasalva tettem a FET-ekre egy-egy RC-snubbert is, viszont azzal sem javult a helyzet. Ha hazaértem, számolok rájuk egy értelmeset, és kipróbálom azzal. Valamint a szimulációmban az egyenirányító diódák is kaptak egy-egy RC tagot (1n, 47ohm, ezek is félig hasalt értékek), ugyanis nélkülük beoszcillált a diódák árama az adott terhelésen (kb. 15,5V volt a kimeneti feszültség, 2 ohmos terhelő-ellenállással, közel 8A-es kimeneti áramot eredményezve). Következő lépésben kiszámolom a snubbereket rendesen, és megnézem mi az eredmény.

Ha jól sejtem akkor amit írtál arra jó megoldás a trafós meghajtás, legalábbis nekem eddig nem volt vele gondom.

Valószínűleg. Eddig akárhány FET-es PC tápot láttam, mindegyikben volt gate-meghajtó trafó, akkor is, ha a vezérlő-IC a primer oldalon helyezkedett el. Ha jól gondolom, ebben az esetben a kikapcs periódus alatt a gate feszültség negatív. Bár a holtidő miatt ebben nem vagyok biztos.

Nem, mert én arról írtam, hogy ha a FET-ek kikapcsolása túl gyorsan történik, akkor a Miller kapacitáson keresztül a FET gate-source kapacitását elkezdi tölteni egy áram. Ha ezt a kapacitást elég nagy feszültségre tölti fel ( mert nincs eléggé rövidrezárva a gate-source ) akkor a gate feszültség elér egy értéket, ahol vezetni kezd a FET. Ha ez a vezetés elég nagy, akkor már komoly problémákat okoz. Még oszcillálni is képes, hiszen ha bekapcsolt a FET, akkor ki is fog kapcsolni, mert a gate valamennyire mégiscsak le van húzva a source-hoz. Tehát, először bekapcsol, aztán megint kikapcsol, ha ez megint túl gyors, akkor megint újra bekapcsol, stb. Tehát, még pöröghet néhányat mint oszcillátor. Persze, ennek gátat szab valahol az, hogy a felső FET be van már ilyenkor kapcsolva, vagy vezet egy dióda, stb, ez áramkörfüggő.

Azt is hozzá kell tenni, hogy a FET-ben a gate kivezetés, meg a tényleges belső szerkezet között van némi ellenállás, meg még induktivitás is. Tehát, hiába zárod kívülről totál rövidre, attól még a Miller kapacitáson átfolyó áram belemegy a gate-be, igaz, jóval kisebb a hatása. Ezért lenne biztonságosabb a gate-et negatívra lehúzni, ha a FET-et kikapcsoltuk. Láttam olyan elrendezéseket, hogy egy félhídban, amikor bekapcsolunk egy tranyót, akkor a felette, vagy alatta levő tranyó kapott egy kis negatív impulzust. És nem is bonyolult megoldás, természetesen trafós megoldás volt.

Amire gondolsz, tehát, hogy trafós a meghajtás, ezen semmit nem változtat, mert végül is az egész jelenség a FET drain-gate körében játszódik le, valójában nincs köze ahhoz, hogy milyen a meghajtás kapcsolástechnikája. ( trafós, szinteltolós tranyóval, optocsatolós, stb ) Trafós esetben a trafó primer- és szekunder közötti kapacitása okozhat gondot. Ez a kapacitás mondjuk 10 pF, könnyen belátható, hogy ha a félhíd kimenetén gyors a feszültségváltozás, - mondjuk 300 V 30 ns alatt, akkor ez ezen a 10pF-os kondin mekkora áramot indít el a primer tekercs felé. Ezért nagyon nem mindegy, hogy a gate-meghajtó trafó milyen kialakítású, a primer oldal hogyan van meghajtva, stb. Amit te szoktál csinálni trafós meghajtást fél- vagy teljes hídhoz, ott az lenne a célszerű, ha a kikapcsolt helyzetekben, vagyis amikor a meghajtókörben két egymás melletti tranyó vezet, minél jobban zárja rövidre a trafót, mert ezzel éred el azt, hogy a gate-source-ok is rövidre legyenek zárva. Ebből rögtön jön a probléma, hogy ha azt akarjuk, hogy kicsi legyen a trafó gate-source kapacitása, akkor távol kell lennie a primernek a szekundertől. Ekkor viszont nagy lesz a trafó szórása, ami eleve bekorlátozza a gate áram felfutási meredekségét és mindjárt nem olyan hatásosan zárják rövidre a meghajtó tranyók a FET-ek gate-jeit. Ha meg jó szoros a csatolás, azt meg nagyjából csak úgy lehet megcsinálni, hogy a szekunderek között is szoros a csatolás, ami azt jelenti, hogy a du/dt miatti problémák már nem csak a FET-en, saját magán belül jön létre, hanem a szekunderek kapacitásán keresztül is. Tehát, elég körültekintőnek kell lenni... talán az a legjobb megoldás, ha alul van egy szekunder tekerve, aztán szigetelés, aztán a primer, aztán a másik szekunder. Szóval a jó kompromisszumot meg kell találni. Azt a kis tüskét elég nehéz teljesen eltüntetni. Az esetek többségében ez nem szokott problémát jelenteni, de azért nem árt tisztában lenni a problémával. Valójában, az 500 V feletti betápnál szokott ez a gond jelentkezni, még alacsonyabb du/dt esetén is, mert viszonylag hosszú ideig tart a fesz emelkedése, így a gate-source feltöltése is tovább tart, magasabb feszt érhet el, valahogy arányaiban kedvezőtlenebb a helyzet. Elsősorban IGBT-nél okozott ez nekem elég sok fejtörést. Ezért is nagyon jó a ZVS... sokkal kevésbé érzékeny az ilyesmire.

Látszólag, az optocsatolós meghajtás ilyen szempontból jobb, mert egy optocsatoló 1...2 pF kapacitással rendelkezik a két oldala között. Ezen mindjárt tízszer kevesebb áram folyik. ( ic = C x du/dt ) A baj éppen ebből ered, ha nincs az opto LED-je mindkét irányban kellően kis impedanciával lezárva, ugyanis az igaz, hogy kisebb a zavar, de a jelszintek is jóval kisebbek. Tehát, ha egy optó úgy van meghajtva, hogy egyszerűen egy tranyó kollektorában van, akkor majdnem biztos, hogy az optó egy kikapcsolás után újra vissza fog kapcsolni. Tehát, az optó LED-jét is illik rövidrezárni, ha kikapcsolt helyzetben van.

Na, erre nagyon jó a szimulátor. RCD-t tegyél bele és nézd az átkapcsolási veszteséget. Azért ennyire nem egyszerű, de kompromisszumot lehet találni.

( Az Orcad szimulátorát nem ismerem, de a Multisim hajlamos olyankor is gerjedést mutatni, amikor nincs is. Ilyenkor szoktam átkapcsolni a szimulátor opciókban a trapézt gear-re. Ha meg kiszáll time step to small-lal, akkor célszerű a diódákra, esetleg tranyókra, kapcsolókra egy kis RC-t tenni, ettől megjavul... Az az igazság, hogy egy kicsit tudni kell, hogy a szimulátornak milyen eredményt kell kihoznia. Akkor egy világbajnok eszköz egyes áramkörök működésének megértéséhez, méretezéséhez, stb )

Én inkább rögtön a problémák forrásánál próbálnám megszüntetni a problémát.

Az hogy miért van tüsi a G-S közt azt katt világosan leírta.
Okozója ugyebár a nagy dU/dt a félhídon.

A primeráramodat elnézve nem a magas áram az oka, hanem inkább az alacsony D-S kapacitás.
Próbálj betenni ZVS kondit a félhídba vagy növeld a DT-t kb 4x-es értékre amíg az induktív áram magától feltölti/kisüti a félhidat.

Vagy még az is lehet hogy túlságosan gyors a FET-ek nyitása (kb 40ns). Próbáld meg kicsit lassítani nagyobb előtéttel.
De figyelj mert csalóka lehet. Úgy tűnhet hogy a tüske nem csökken, de valójában csak a nagyobb gate ellenállás miatt esik nagyobb feszültség a gaten.

Sziasztok.
Nemigazán vagyok jártas a témában, ezért hozzátok fordulok.
A multhéten találtam egy ILYET:Bővebben: Link
a méhtelepen. (működik)
Nos 200ft-ba került így elhoztam, közben úgy alakult hogy szükségem van egy 24v kapcsolóüzemű tápra egy DC24v500w-motorhoz, aminek esetleg még a fordulatát is jó lenne szabályozni.
Vajon jó e ez a kütyü ehez?
ui:mi az a POWE SHARE 1-2 ? és a REMOTE?
Köszönöm előre is.
Üdv Szabi

Próbálkoztam RCD snubberrel mindkét FET-en, kiszámolva az adott max feszre és meredekségre, de inkább rontott a helyzeten, mint javított. Viszont a gate ellenállás növelése (lehet kicsit extrém: 100 ohmra növetem), és a lehúzást meg PNP tranzisztorral megoldva sikerült leszorítani elég jól a veszteségi csúcsokat.. viszon határozottabban jelent meg a "negatív" disszipált teljesítmény, ugyanis egy kis időre előfordul, hogy pozitív feszültség esetén negatív irányú áram folyik az átkapcsolás közben a FET-en. A terhelés csökkentésével ennek mértéke is csökken. Mindenesetre 47 ohm gate ellenállás és tranzisztoros lehúzás jó kompromisszumnak tűnik.
Más kérdés: épp hasonlítgatom az IRF740-et, és az FQB5N50 FET-et, ugyanis ilyenem van jópár, IRF viszont nincs (talán kicsit karcsúnak tűnik az FQB.. az első kísérleti megépítést úgy max. 100W körüli teljesítményre akarom használni.. van 7N60, 18N50, sőt infineon gyártmányú 47N60-asom is). Az FQB-nek kisebbek a kapacitásai, mint az IRF-nek, viszont utóbbi meg valamivel gyorsabban kapcsol: 27ns tr, míg az FQB 50 körül. Tapasztalat mit mutat? Mennyire használhatók ZCS tápban ezek a FET-ek?

Korábban katt is javasolta, de én egyetértek cimopatával, válts ZVS módba!
Rögtön ki fog esni egy valag probléma, nagyon sokat fogsz spórolni a kapcsolási veszteségen.

Amogy cimo, katthoz és ekkoldhoz hasonlóan neked is él a felhívás, amennyiben időd engedi szívesen venném ha véleményeznéd szakértelmeddel a készülő cikket

Én meg kíváncsian várom a ZVS cikked Elöljáróban annyit ha lehet tudni: légréses trafóval oldottad meg? Vagy plusz induktivitás?

Csakis integrált transzformátorral dolgozok. Így elkerülhető a soros induktvitiás telítése, nemlinearitsa, valamint egyszerűen méret és költségspórolás. Az alacsony mágnesezési induktivitást légrés biztosítja, azonban ez kb 0,1mm, szóval nem flyback kategória.

Elég sokat kell még dolgoznom rajta, a méretezésthez még régebben csináltam magamnak egy Excel táblázatot, ami magarázattal kiegészítve elérhető lesz. A képletek önmagukban is szerepelni fognak, hogy aki nem csak kattingatni akar, az is táplálkozhasson szellemileg. Valamint így akár papíron számológéppel is számolható a dolog.

A bevezetővel gondolom végeztem, és én úgy gondolom, hogy érthető. Bizonyos részletekre nem tértem ki, amelyeket csak a végén kiegészítésben akarok berakni (pl a ZCS és ZVS mód kapcsolása, és veszteségei...). De attól, hogy nekem valmai értehtő, nem biztos, hogy másnak igen. Valamint attól, hogy valami nekem nem fontos részlet, attól lehet az másnak lényegesebb.
Ezért várom a hozzáértőktöl a véleményeket.

"Az alacsony mágnesezési induktivitást légrés biztosítja, azonban ez kb 0,1mm, szóval nem flyback kategória."

És gondolom nem is az, hogy én a sufniban egy ETD29 magot reszelgetek.. Mondjuk 1 tized mm-t tolómérővel le lehet ellenőrizni.

Ahogy nézem az általad említett linken, itt több altípusról van szó, amelyek közül az egyik 24V-os. Ha a kimenetet (+ - csoki) megméred, megtudod, hogy a tiéd az -e.
A remote-tal Rj45 csatlakozón keresztül lehet vezérelni. De ez elsősorban ipari alkalmazásra érdemes. Hasonlóan a power share pedig arra való, ha több ilyen egységet akarsz párhuzamosan kötni, ugyanis ezen keresztül kommunikálnak egymással, és beállítítják, hogy midnegyik azonos árammal töltsön.

Ja igen ez lemaradt 24v-os.
Köszi

Igazából nem a légrés mérete a paramétered, hanem az ezzel beállított mágnesező induktivitás. Ezáltal egyszerűbb az a megoldás, hogy addig pakolsz kartonpapírt, míg be nem áll a kívánt primer induktivitás. Én mindig így szoktam csinálni.

Olyan kérdésem lenne,hogy >36V kimenetű tápok esetél TL431 helyett milyen szabályzót tudtok ajánlani a visszacsatoláshoz?
Az eddigi tápjaim 50V-ot állítottak elő, így ott ezt nem alkalmazhattam, ami meg most készült az 36V-ot csinál, ott lehetett volna, de maradtam a zéneres helyettesítésnél.
Úgy gondolom ezzel tovább lehetne javítani a szabályzást, tekintettel arra, hogy a zéner meredeksége sokkal gyengébb mint a TL431-é. Hiába követte nyomon a frekvencia a terhelést, nem szabályzott még eléggé. Így is mérföldkövekkel jobb, de lehetne még jobb is.

Simán lehet a TL431-et használni nagyobb feszültség esetén is, csak kapcsolástechnika kérdése. Magyarul látni kéne a kapcsolást.

Alapból az adatlapja 36V-ot ír maximumnak, de a gyakorlatban sok példányt kipróbáltam, és 40...41V-ig mindegyik tudott dolgozni. (Felette zenerként viselkedik akkor is ha a vezérlő lábon nincs feszültség)

40V felett is használható egyszerüen, pl. egy soros zenerrel növelhető a max feszültség amivel dolgozhat (bizonyos ésszerü határig), de egy soros tranyóval vagy fettel (kaszkádkapcoslásban) akár többszáz V-ig is kiszélesíthető a működési tartománya. Ha kell majd összedobok egy rajzot a hogyanjáról.

A soros zénerrel sajnos leromlana az érzékenysége. Akkor már nem sokkal jobb egy síma zénernél.
Az IRS27951 adatlapjában van az alap Tl431-es visszacsatolás, ahol az optot kapcsolja, ezt kéne átalakítani úgy, hogy működjön 50, de akár nagyobb feszültség figyelésénél is, hasonlóan jó karakterisztikával.