Egyelőre még inkább csak játszadozok.

Ha nincs órajelbemenet (kvarc), akkor hogy szokás időzítést csinálni? (VHDL-t tanulom)

Órajel generátort kell alkalmazni, illetve testbench segítségével szimulátorban is lehet játszadozni.

JED fájlt vissza lehet konvertálni VHDL-re? Schematicra gondolom, igen?

nem...

Sziasztok újonc vagyok a témában. Tudtok adni vmi értelmes alapirodalmat az FPGA-ról? PIC-ben otthon vagyok assembly nyelven + C. Csak egyetemen ezt is tudni kell lesz később. Csak már neki szeretnék látni

Szia!

VHDL oktatási segédlet:
http://hg8lhs.ham.hu/publications/VHDL.pdf

FPGA programozása Magas szintű nyelven (Szoft proci+ C nyelv):
http://ganymedes.lib.unideb.hu:8080/dea/bitstream/2437/96555/1/Dipl...or.pdf

Xilinx FPGA-k felépítése röviden:
http://itkgyakszi.hopto.org/@api/deki/files/136/=parallel_fpga.pdf

ui.: VHDL programozgatáshoz a Xilinx ISE webpack-ra lesz szükséged:
http://www.xilinx.com/products/design-tools/ise-design-suite/ise-we...ck.htm

a Szoftprocessoros történethez meg ööö.. EDK:
http://www.xilinx.com/support/documentation/sw_manuals/edk10_ctt.pdf

Arra várnék véleményt tőletek, hogy egy független 16 bit-es DAC vezérlésére jó gondolat-e CPLD-t használni? Itt a címzésre valamint egy adattömbre gondolok amivel a DAC-nak egy fix frekivel szinus jelet kellene létrehozni.
Köszi a válaszokat....

mekkora frekvencián kellene vezérelni?

A frekvencia csak 100Hz lenne. és ha 4..5000 sample-ből összerakható lenne az már nagyon jó.

miért nem használsz mikrovezérlőt?
ehhez nem kell cpld

Nem zártam ki a lehetőséget egyáltalán, csak érdekelt hogy meg lehet-e oldani vele. A kvantált DAC értékek elférnének benne?

Szia! Szerintem ehhez nem feltétlenül szükséges külön 16 bites DAC sem. Ilyen sávszélességű jel előállítását olyan mikrokontrollerrel is meg lehet oldani, amiben van 2db 8 bites PWM modul. A szürőre 1:256-os aránnyal kell a két jelet adni. Ha a PWM vivője 80MHz, kb. 3usec-enként (kb, 300kHz, 100Hz esetén 3000 minta) lehet állítani a kitöltést. Régebben készítettem ilyen analóg jelképzést. Számomra kielégítő volt a pontossága.

Köszi az ötletelést, de ez olyan "feladat megoldás lenne adott eszközzel (DAC)" állítható amplitúdóval.

Sziasztok, jó napokat!
Segítség kéne nekem és remélem , hogy itt megtalálom. Egy xilinx Spartan 3 as fpga-val szeretnék létrehozi egy alap hangkártya kapcsolást..magyarul a xilinx egy PCI audio kodek-ként kéne, hogy üzemeljen.A kérdésem ott indul, hogy miként valósítsam meg az fpga PCI express-el való lekommunikálását...kötelező elé rakni egy PCI bridge-t??? vagy magában is lekezeli a PCI-t..??...és ha lekezelte a PCI-t akkor hogyan tudja abból kiválasztani az audió jeleket, persze digitális formában???

Szia,

eddig mi készült el hozzá?
van már valamilyen hardware?

szia. egyenlőre még ott jűrok, hogy a schematicot akarnám összehozni...csak persze nemtudom hogy közvetlenül kapcsoljam a PCI-t az FPGA-ra...ami utánna kapcsolódna egy digital audio processorra...tehát az FPGA kommunikálna a PCI al..csak tervezzek bele egy PCI switch-et is... vagy nemkell?...de maga a programja a nagyobb kérdés még.. sajnos..

és miért fontos az, hogy PCI-os legyen?

természetesen mert pc bővítő kártyának készül.

először is a PCI és a PCI express nagyon nem ugyanaz, ezt tisztázd le magadban mivel és mit szeretnél.

ha van PCI eszközöd és PCI-e buszra szeretnéd dugni, akkor kell egy bridge chip mindenképpen.
---
ha PCI-express hangkártya a target, és sokat szeretnél szívni, akkor pár kezdő lépés: (PCI Express buszos hangkártyára az analóg audio áramkörök fájdalmai nélkül)

-szerezz egy PCI Express hard-core IP-t tartalmazó olcsóbb FPGA-t (pl Spartan 6 xxT végű)
-PCB-t tök könnyű hozzá megtervezni, csak tudni kell differenciálisan routolni adott impedanciával meg BGA chipekkel bánni
-kell mellé némi memória is (SRAM drága, DDR2/3-sdram óccsó, előbbi gyors, de kicsi, utóbbi ellentettje, érdemes elgondolkozni azon, hogy mire van itt szükség)
-PCI express endpoint blokkot ingyé' adja a xilinx, leszeded beilleszted, készítesz hozzá DMA master vezérlőt, mert ezek a szemét chipset gyártók általában nem integrálják a north-birdgbe, illeszted a memóriádhoz, készítesz egy regiszter készletet neki
-összedobod a hangkártya logikát, vagy amit szeretnél: állapotgépek, DAC/ADC kezelés, illesztés a regisztereidhez, órajeltartományok kezelése blabla
-írsz hozzá kernel-mode drivert (mert az is tök egyszerű, minden óvodásnak ez a kedvenc hobbija a homokozás után), foglalkozol a windows hülyeségeivel, hogy hangkártyaként tekintsen az eszközödre
-hátradőlsz/örülsz

(nagy léptekben ennyi)

Brilliáns hozzászólás! Főleg az óvodás rész tetszik!

köszönöm a segítséget, még ha nagyléptekben volt is..akkor is sokat segítettél!

Sziasztok!

Valaki, aki járatosabb a Xilinx ISE-ben tudna segíteni, hogy testbench-ben hogyan tudok always blokkot késleltetni?
Nekem ha nem az initial begin előtt van, hibát dob. Így nem tudom tesztelni hogy mit csinál ha változik a bemenet.

Előre is köszi a segítséget!

pl ugy, hogy az always blokkban csinalsz egy orajelet, abbol egy szamlalot, a kesleltetni kivant always blokkba pedig teszel egy jo nagy if blokkot, ami csak akkor hajtodik vegre, amikor az enable jele 1-be ment, az enable jelre meg rakotod a cnt>threshold erteket

Egy CoolRunnerrel játszadozok, valószínűleg elkövettem egy csúnya hibát. Az IC mind a 4 oldalára kell 100nF kondi. Ezeket hogyan célszerű bekötni a nyákon? Én telifóliásra csináltam a nyákot és voltak GND és táplábak, amit többször is bekötöttem, tehát az IC alatt is és körbemenve a vezetékkel az IC körül is. Ez hiba? Valahol azt olvastam, hogy a sok kapu miatt nagyon érzékeny a hurkokra a Xilinx. Viszont egy nyáktervező cikk szerint igyekezni kell mindig először a kondikra menni, utána a lábakra. Ebből következik, hogy akkor az nem jó, ha az IC alatt kötöm össze a lábakat, csak úgy jó, ha az IC körül vezetem a GND és tápösszekötettéseket.
Vagy a GND-ket kössem össze az IC alatt, a tápokat meg körben?

Mi a helyes elv?

inkább azt mutasd meg, hogy hogyan routoltad be

Hello

CPLD-kel szeretnék foglalkozni, ezért szeretnék venni egy JTAG HS1 programozót. A kérdésem az lenne, hogy ezzel lehet programozni a XC95144XL típusú modellt?
Üdv.

Kezdőként próbálkozom az ISE Project Navigator használatával. Van segítségem hozzá, de mégis elakadtam. Megírtam a .pdf alapján a saját NAND Verilog modult, majd ezt felhasználtam a shematicba is. Eddig jó. És itt lenne kérdésem a .pdf. 14. oldaláról:
A Verilog Test Fixture -t választás után kapott kódban mit kell érteni a fullad UUT inititje alatt? Másrészről milyért írja át a sablon kódban az auto_init részt?
ráadásul nekem az átírt rész sem világos mit csinál.
Én nem írtam át, viszont futtattam volna egy szimulációt. Azonban nem látok jelváltásokat a megjelenő ablakban. Warningként az alábbiak jelennek meg:

pedig az ISE be feltöltöttem a license filet.
Hol a hiba?

A hivatkozott .pdf linkjét hibásan írtam.Itt a jó.