Fórum témák
» Több friss téma |
Fórum » CPLD, FPGA - Miértek, hogyanok
Szia GTK!
Koszi a linket, de igazabol a csip bekotese megvan csak azt nem sikerult kideritenem, hogy azon kivul hol ferek hozza. (esetleg egy LED-re megy) Ha nem tul bonyolult, lepesenkent le tudnad irni egy atlagos project kezdo lepesit. (a CPLD-et az gondolom egyszerubb) Elore is koszi! Jozsi
A CPLD-hez ne nyulj csak akkor ha nagyon tudod hogy mit csinalsz, kulonben a Platform Flasht nem fogod tudni hasznalni. Azert van rajta az FPGA es a 8 LED rakotve, hogy azzal lehet kezdeni. "Egy atlagos projekt" 0-tol indulva nagyon hosszu lenne.
Szia!
Ha mindenaron CPLD-t szeretnek hasznalni, jobban jarok ha egy olyan boardot veszek amin nincs FPGA? (es egy kicsit jobban dokumentalt +CD, +konyv)
Nem ertem, miert pont CPLD kell? Mindket eszkoznel ismerni kell egy hardwer leiro nyelvet, es a feljesztokornyezetet,
Ha CPLD panelt veszel, akkor ne felejts el hozza JTAG programozot venni.
KB. 10-eve foglalkozom PIC programozassal latom a korlatit, nagyjabol megtudom mondani, hogy melyik tipustol mit lehet varni. (szerintem megvannak a salyat gyagyai)
Az FPGA-t alapszinten sikerult kiprobalnom (schematic), nagyon testhezallonak talalom, csak draga es bonyodalmas a fejlesztes utan a hasznalata. A CPLD-t meg nem sikerult kiprobalnom de sokkal olcsobbnak es egyszerubben felhasznalhatonak tunik. (tokozasbeli kulombsegek) Egyszoval, a CPLD-rol kepet kene kapnom arrol, hogy mire kepes Idézet: „A CPLD-t meg nem sikerult kiprobalnom de sokkal olcsobbnak es egyszerubben felhasznalhatonak tunik. (tokozasbeli kulombsegek)” - Nem olcsobb, sot dragabb. Sebessegben veri az FPGA-t, de nem hozhatok letre benne olyan bonyolult logikak mint az FPGAban. - Felhasznalas: igen, a boot flash miatt es a tobb taprendszer miatt bonyolultabb. De vannak olyan FPGAk amelyek nem felejtosek, igy nem kell boot flash melle. Xilinxre jellemzo a tobb tap. Pl Lattice az. amelyik megy egyetlen 3.3V taprol, es nem felejtos. Idézet: Ennek neten utanna tudsz olvasni. „Egyszoval, a CPLD-rol kepet kene kapnom arrol, hogy mire kepes”
Van olyan FPGA amit viszonylag konnyu mondjuk beforrasztani?
Hat koszi a felvilagositast, nagyon tanulsagos volt.
Jo ejt! Jozsi
Szia.
Még annyit tennék hozzá az elhangzottakhoz, hogy ha CPLD-vel (adott méretűvel persze) megvalósítható egy feladat, akkor célszerű azzal megoldani, DE: ekkor is FPGA-val célszerű a fejlesztést elvégezni. Tehát mindvégig, amíg azt nem mondod, hogy okés, most már stabil a megvalósításod, addig bátran mehet FPGA-val a fejlesztés, utána majd mehet CPLD-be. Persze, arra figyelni kell, hogy CPLD-ben pl. nincs BRAM, sem egyportos, sem duálportos, tehát ezt nem fogod ilyen feladatot nem tudsz CPLD-be átvinni. Meg persze mások a lábkiosztások, az ucf file-ba ezeket át kell írni. Mindenképp valami HDL leíróval kezdjél, ahogy gtk is javasolta, itt többségében a VHDL-t ismerik, nekem pl. a Verilog jött be. Az opencores cuccok többségében Verilogban voltak régebben, ma már sok van VHDL-ben is. Imi. Idézet: ,.. Az is gond lehet pl. hogy ha tul komplex a logika, es majd nem fog lefordulni CPLD-re, esetleg nem ugy fog mukodni. (?) „Persze, arra figyelni kell, hogy CPLD-ben pl. nincs BRAM,”
Üdv!
Idézet: „ es majd nem fog lefordulni CPLD-re ” Nekem az a tapasztalatom, hogy lefordul, csak legfeljebb nem fér bele, "Cannot fit..."-ek jönnek Idézet: „ esetleg nem ugy fog mukodni ” Ez szerintem BUG lenne a fejlesztőrendszerben, ha lefordul, akkor annak mennie kellene. Persze le kell tesztelni, az ISE-ben jobb nem megbízni  Imi.
A "nem ugy fog mukodni", azt ugy ertem, hogy pl. FPGAn a CPLD kod kissebb orajellel hajthato majd.(pl.)
Sziasztok!
Egy problemaval kuzdok, hogy a projectbe be szeretnek tenni egy BSCAN_SPARTAN3 blokkot. Itt szenvedek vele es sehogy sem sikerul. Valaki tudja hogyan kell? ISE11 alatt probalkozok.
mit szeretnél vele csinálni? vagy mi az ami nem sikerül?
Vegul lett valami a spartan 3e -hez tervezett VGA modulbol?
Leirast talaltam rola, az nem problema. Viszont, ami sehol sincs leirva, hogy hogyan teszem bele ezt a blokkot a modulba, projectbe. Ott neztem, ahol DCM-et lehet belepakolni, de ott nem talatam.
marmint te a CoreGeneratorral szeretnéd belepakolni?
abban elvileg nem fogod megtalálni a verilog kódban kell példányosítanod ezt a primitívet (hogyha spartan 3e-ről van szó):
bocs, egyel elnéztem
 te nem a startupot kerested :p
Udv!
Kozeledunk a cel fele... Meg ezt is megtalaltam a neten, de ehhez nem kell libraryt includalni? Vagy ennyit eleg beleirni a modulba es mar mukodik is? Koszi
elég ha ezt beírod, egyébként mi lesz belőle?
Tehat, amikor szintetizalom akkor tudni fogja, hogy honnan van az instance modul deklaracioja?
JTAG-en keresztul akarok az FPGA-ban adatokat tolteni, mikozben az eppen aktualis konfiguracio nem torlodik.
Sziasztok!
Segítségeteket kérném. Van egy Spartan3E boardom és Microblaze fut rajta. Létrehoztam egy saját perifériát, ami szintén tökéletesen működik, de ki kéne egészítenem azzal, hogy a perifériám a számára szükséges adatokat a boardon lévő flash egy adott memóriaterületéről olvassa be, de ne a microblaze olvassa azt hanem maga a periféria közvetlenül. Tehát a cél az lenne, hogy a microblaze cpu feltölti az adott területet, majd a perifériám képes azt bármikor elérni. A kérdés, hogy mit kell tennem a user_logic.vhd ben hogy ez menjen? Vagy esetleg amikor létrehozom a perifériát a wizardban és van egy olan lehetőség, hogy saját memória terület, akkor ott azt kérjem és jelöljek ki egy megfelelő területet? És azt hogy tudom olvasni a perifériámmal?
A jutott még eszembe, hogy esetleg DMAra is szükségem lenne?
fogj egy dual port block ramot, egy portját írjad microblaze-el, másikat meg használd amire akarod
Sziasztok!
Egy vhdl kódot kell írnom, de nem működik, nem megy bele a feltételbe vagy nem csinálja az összeadást (számlálást). Addig eljutottam, hogy lefut a process, mert az ssw0 és sQ között írok egy if-es szerkezetet, akkor működik. A számlálást (a tanár szerint) elég lenne signal-al megvalósítani, de így sem működött, itthon kipróbáltam variable típussal, így van most is megírva, de így sem megy. Az lenne a cél, hogy számolom az órajelet a vcnt-vel és amikor elér egy értéket (2000000), megváltoztatom a vstate állapotát, és ennek megfelelően villog az a 8db led.
Sziasztok !
Pár éve vettem egy mini logikai analizer kit-et, és odáig eljutottam, hogy összeraktam, majd a fiókban porosodott mostanáig. Soha nem haszáltam még és a programját sem töltöttem bele. Van rajta egy XC95288XL CPLD és mivel jó lenne megismerkedni a CPLD-k világával, szeretném kipróbálni. Az ISE webpackot feltelepítettem a gépre, de elég bonyolultnak tűnik nekem így elsőre. Mondjuk szeretnék eljutni legalább addig, hogy egy led-et villogtatok a CPLD-vel. A kérdésem az lene, hogy tud-e valaki egy linket, vagy projektet, ahol lépésről lépésre leírják valami egyszerű projekt elkészítését a fejlesztőkörnyezettel? Innen már tovább tudnék lépni. Nem ragaszkodom az ISE webpack-hoz, ha van egyszerűbb fejlesztő(bár én nem láttam). Első körben nyílván valami semtikus tervezgetésre gondoltam, a verilog ráér még nekem.  Egyébként erről a cuccról van szó: Bővebben: Link Én csak a CPLD-t akarom kipróbálgatni, a többi sallangal a panelen nem foglalkozok. A segítségeteket előr is köszönöm !
Elinduláshoz jó lesz: Bővebben: Link
|
Bejelentkezés
Hirdetés |
