Fórum témák
» Több friss téma |
Fórum » CPLD, FPGA - Miértek, hogyanok
Kérdezd meg a supportot
Nyitsz egy ticketet, és akkor mindenképpen válaszolniuk kell.
Oké!
De akkor azt is meg kell kérdezzem, hogy a W7 miért zakkant meg kékhalállal a következő indításnál. Csökkentett módban leszedtem a 4.2-t de még most se 100-as... Nem egyszerű az élet...
Még egy kérdéd. Van aki PCI-os kártyával használja a JTAG-et? Nekem EC00 címen van az LPT. A gyári JTAG párhuzamos kábelt mikor ismeri fel az iMPACT? Ha nincs rajta FPGA akkor nem? Van rajta táp...
Hali!
Irtam már fentebb, hogy én ilyennel használom. Valami ilyent kell látnod a console panelon, target nélkül, az Impactnál a CTRL+I re: Idézet: „Connecting to cable (Parallel Port - LPT3). Checking cable driver. Driver windrvr6.sys version = 10.1.0.0. WinDriver v10.10 Jungo (c) 1997 - 2009 Build Date: Sep 2 2009 X86 32bit SYS 12:13:52, version = 1010. LPT base address = BC00h. ECP base address = B880h. Cable connection established.” 12.4 alatt. 9 körüli verzióknál még voltak szivások az LPT portal. Üdv. Zoli
Újratelepítettem a drivert, most azt látom, amit írtál, köszi!
A project lefordul, a Generating Programming File zöld pipa, az üzenő ablakban is azt írja, hogy a fájlt létrehozta, de nem találom sehol(ipf, cdf fájl nincs sehol). ?
nem lehet, hogy ez valami útvonal probléma lesz?
az sem biztos, hogy egyáltalán elindulnak azok az alprogramok, amelyek p&r, map, prog file generálást végzik... lehet, hogy csak azt hiszi elindította, és mint aki jól végezte dolgát kipipálja zöldre... (csak találgatok, mert nem ismerem ezeket a régi verziókat, ellenben ezt simán kinézem belőle :p)
12.4-es. A régi verziók lefagyasztják a W7-et.
.bit nincs ? Én sem ismerem ezeket régieket. Én a jtaggal bit file-t szoktam letölteni. Az ipf az impact project file, az nem eszközbe való. A cdf Chain Description File, az sem jó betöltésre. Bit file lesz az szerintem.
Üdv. Zoli ui. Látom nem a régivel dolgozol, akkor tuti bit file kell neked. Ha Prom-ba akarsz tölteni, akkor meg PROM Files (MCS/EXO/TEK/HEX/UFP/BIN/ISC)
Kicsit kezd kiakasztani ez a Xilinx ISE!
Az iMPACT nem tud .bit fájlt megnyitni, eleve fel se jön a lehetőség. A kereső sem talál bit kiterjesztést. Hogy szoktad betölteni az állományt? Olvasom a leírásokat, de nekem nem úgy működnek a dolgok egyelőre. Amikor a ISE-ből megnyitom az iMPACT-et, akkor a csatolt figyelmeztető ablak jön fel. Az iMPACT open ablakában pedig ezek a lehetőségek: Nekem nincs a kábelen egyelőre semmi. Gondoltam csak a programozáskor kell...
Generate Programming File, jobb katt, Process Properties, opciókat csatoltam. Utána lejjebb, Configure Target Device, kinyit, Manage Configuration Project (iMPACT), elindit, Boundary Scan duplakatt, CTRL+I, ha megtalálja az eszközöket meg kell adni a file-okat sorrendben. Amelyiket nem akarod programozni, Bypass.
Csak már beazonosított eszközhöz lehet magadni a tárgykódot. Röviden ennyi.
Eddig én nem a Manage Configuration Project (iMPACT)-el indítottam az iMPACT-et(hanem a tools menüből). Most hiba nélkül feljön.
Az egyetlen file, amit hozzá tudok adni, az egy *.jed fájl. Ezt az Add Xilinx Device ikonnal tudom megtenni. Én egy XC2C128-al készítettem projectet. Milyen fájlokat lehet még hozzáadni? Miben van a program? A *.jed tartalmazza a project leíróit is, azaz tudja hol van az állomány? Neked keletkezik a project során .bit? Úgy hallottam az FPGA-knak két állományt is lehet generálni, egyet amit a RAM-ba közvetlenül lehet kitölteni, egyet pedig a külső memóriába, amiből feltöltődhet induláskor a RAM. Ez utóbbira való gondolom a Create PROM File menüpont. Ezeknek a fájloknak milyen kiterjesztése lesz, és hová kerülnek? Tudom, hogy a legjobb az lenne, ha valós eszközt is csatlakoztatnék, de erre pillanatnyilag nincs lehetőségem. Próbálom az olvasottak szerint megérteni az ISE-t és a kapcsolatos fájlokat. Ha nem lehet az eszköz csatlakoztatása nélkül érdemben haladni, akkor szólj!
A jed ugyanaz mint a bit file, eszközbe tölthető configurációs file, csak a CPLD-nél ezt használja.Az mcs szokott a prom file lenni. A régieknél nem tudom. Most mit fordítasz milyen eszkozre ? Ha FPGA-ra fordítok keletkezik bit file a megadott opcióval. Működő eszköz nélkül nemigen tudsz már tovább lépni.
Az előző üzenetem utolsó sorát később irtam hozzá. Olvastad ? Üdv. Zoli
Nem olvastam, csak most. Minden világos, köszönöm a segítséget!
A kérdésedre a válasz: jelenleg az XC4000, XC3000 sorozathoz nincs fejlesztői környezetem, mert nem fut w7 alatt, viszont ezek vannak a próbapanelen. Azt gondoltam jó lesz a próbálkozásokhoz, de úgy tűnik minden ellene hat. A végleges projecthez XC2C128, vagy 256 lesz, és az ISE-ben ehhez vannak szimulációig eljutott projectek, amivel próbáltam az iMPACT folyamatát megérteni. Van ilyen CPLD-m, de nincs panelen, ezért a valós programozás várat magára.
Még annyit, hogy a W7 virtuális XP-je nem támogatja a PCI-os kártyát, sőt amint említetted a régi verziók sem, így ez is kilőve. Ha a régi kártyán akarok tanulni, akkor elő kell vennem a régi P3-asomat, pedig nagyon nem akartam, de nincs más megoldás. Nem szeretnék lemondani a demókártya lehetőségéről, ha már ajándékba kaptam. Akkor most előszedem az őskövületet...
Kezdem feladni. Megoldottam, hogy a régi gépen a régi ISE 4.2 kezelje az XC4000e szériát, de a project nyitásakor csak EDIF- et lehet kiválasztani a Design Flow-nál. Más típusoknál ott a VHDL. A Xilinx_ISE_4.2 esetében is ez a helyzet, az alapból támogatja az XC4000e-t, de nem ismeri a VHDL-t
Mi a bánat az az EDIF?
Electronic Design Interchange Format. Ha csak ezt lehet választani az azt jelenti a szintézer nem támogatja azt az eszközt. Én szoktam Synplify-t használni a forditásra, ennek edif kimenete van. Aztán a Trans-lálást, Map-elést, Route-olást ISE alatt csinálom már. Az ISE alatt IDIF et adok meg a project Top-Level source tipusnak. Ekkor az edif és ucf bemeneti file-okból dolgozik csak. Ez az edif csak egy interface a szintézerek és a placer-router között. Nem kell feltétlen az ISE szintézerét használnod, ha van jobb is. Persze lehetne ezt még tovább részletezni, de a lényeg ez. A többi még nekem is homályos.
Üdv. Zoli
Köszi! Nekem az maradt meg, hogy nem támogatja. Holott a listában ott van. Jópofa!
Nincs meg valahol a 2.1i verzió?
Én nem találtam a Google segítségével, használható linket.
Üdv. Zoli
Sajnos én sem. Esetleg arra számítok, hogy valaki benéz ide, és megvan neki régről! Köszi az eddigieket!
Nem tudom, próbáltad-e ezt az FTP-t, ha nem, talán van rajta hasznos anyag: Bővebben: Link
Köszönöm, nézegetem!
Olvastam, hogy léteznek más fejlesztő környezetek is, de igazából nincs sok kedvem egy teljesen újat megismerni csak a két XC miatt, főleg, hogy nem is találtam igazából másikat. Annak örültem volna, ha ugyanabban a fejlesztő környezetben lehet fejleszteni őket, mint a maiakat. A microchip ilyen eszetlenséget nem csinál, szinte bármilyen régi PIC-et támogat. Föl nem fogom, a xilinx-nek mi a jó ebben. :no:
Ugyanazért jó, amiért a legújabb ISE-k 2-3 GB alatt meg sem állnak, mint telepítő.
Olyan is előfordult már EDK-val, hogy a kedves fordító közölte, hogy márpedig ő nem hajlandó az adott core-t Virtex2-re fordítani. Ilyenkor elegendő kiegészíteni a core mpd-jét úgy, hogy ismerje az adott alkatrészt, és ha szerencséd van és nem használ túlságosan alkatrész specifikus primitíveket, akkor simán le tudod fordítani. Ha esetleg mégsem eszi meg, akkor meg mehet a gányolás, hogy kiegészítsed/átírd a core netlistjét.
Szia Masterfoxx
Szintén szándékomban áll egy USBs JTAG, valamint egy XC3S200-5PQG208C FPGA beszerzése. Konkrétan melyik Digilent eszközt vetted meg? Ezen kívül érdekelne, milyen oszcillátort használsz a DEMO panelodban (gratulálok nagyon szép munka). üdv janó
Szia Carlen
Tök kezdő vagyok az FPGA programozásban, meg egyébként is. Korábban KillBill meggyőzött arról, hogy aki sokat szeret írni az a VHDL-t válassza. Így döntöttem a Verilog mellett. Első próbálkozásomként, szintén megpróbáltam a KnightRider-t verilogba átültetni, íme az ered-mény: module KnightReader (clk, LED); input clk; output reg [9:0] LED; reg [3:0] Count; reg count_up; always @ (posedge clk) begin Count = 4'b0; count_up = 1'b1; if (Count == 4'b1011) count_up = 1'b0; if (count_up == 1'b1) Count = Count +1; else Count = Count -1; case (Count) 4'b0000: LED = 10'b0000000001; 4'b0001: LED = 10'b0000000010; 4'b0010: LED = 10'b0000000100; 4'b0011: LED = 10'b0000001000; 4'b0100: LED = 10'b0000010000; 4'b0101: LED = 10'b0000100000; 4'b0110: LED = 10'b0001000000; 4'b0111: LED = 10'b0010000000; 4'b1000: LED = 10'b0100000000; 4'b1001: LED = 10'b1000000000; endcase end endmodule
Szia!
Én ilyet használok USB-s JTAG-nek Bővebben: Link Ebből elvileg létezik már újabb, aminek feltekerhető kábele van és az USB kábel kihúzható belőle. De szerintem az hamarabb tönkre megy, meg könnyebben el lehet veszteni Oszcillátornak valamilyen smd kvarcoszcillátort használok. 3.3V-os 50MHz-est. És valamelyik gclk lábra van kötve
Köszönöm válaszodat én is ezt néztem ki. Egyetértek véleményedde. Gondolom a rezgőkört is a ChipCadnél vásároltad. Valamelyik nap elmegyek megvenni.
Részemről a 208 lábu FPGA verziót választottam, mivel ha figyelembe vesszük a KillBill által közzétett szoftvert akkor a 144 kevés. Mégegyszer köszönöm.
Szia Masterfoxx
Lehet, hogy hozzászólásom nem más, mint vak vezet világtalant, de azért leírom az elképzelésemet. Ugyan az általad leírtakból nem egyértelmű, de olvasatom szerint van kettő modulod: RAMB16_S9 és MyRAM. Az első modulban megadod a ram paramétereit és azt feltöltöd az INITben meghatározott adatokkal. Majd a MyRAM nevezetű modullal ki akarod olvasni a RAMB16 tartalmát. A jelenlegi ismereteim szerint pl. . DO(data_out) sornál a DO előtti pont azt jelenti, hogy a tartalmat egy másik modul data_outjából kapod. Ilyen esetben azt is meg kell jelölni, hogy melyik a gazda modul. De ez nem derül ki a leírtakból.
Tudna valaki ajánlani, olyan fpga-t amelyhez nem kell bootprom, és minél kevesebb különböző feszültséget igényel, vagy van valahol egy olyan összehasonlító táblázat, amiben ezek az adatok bennevannak? Most akarok ismerkedni vele élőben is, és minél egyszerűbb panelt akarok, minél kevesebb alkatrésszel.
|
Bejelentkezés
Hirdetés |