Fórum témák
» Több friss téma |
Fórum » CPLD, FPGA - Miértek, hogyanok
Szia eltexto !
Koszi ! Ez a kod meg logikusnak is tunik  Az elozo kod mukodik ugy ahogy irtad ! Minden RESET utan egyszer vegigszamol decimalisan. Erdekes az , hogy nem tudtam ravenni, hogy folyamatosan szamoljon sehogy sem. Kiszedtem a RESET reszet, kezdoerteket adtam az a: inetegernek, a <= a * 2; ele feltetelt irtam :
de semmit nem csinal Ez mit csinal ? count <= (others => '0'); Kusza egy nyelv.. Verilog erthetobb? Udv.
Hali !
Az if a=15 szerintem nem jó. Az a lehetséges értékei mivel 2 -vel szorzod (lényegében shifteled) [1,2,4,8],16 . Próbáld if a < 15 - el. Bár szerintem igysem fog müködni mert induláskor is kellene egy a<=1 . Vagy 'a' difenicójánál := 1; count <= (others => '0'); count minden bitjét nullára állítja. Hogy ne kelljen hosszan írni: count <= "0000000000000000000000"; Na meg, ha módosítod a definicióban a hosszát, akkor sem kell az initeket korrigálnod. Nekem a verilog kínai. Én vhdl-el kezdtem, nekem érthetőnek tünik. Amit a terminal forumon belinkeltek vhdl magyarnyelvü anyag, azt nézegeted? Mert elég sokminden lényeges dolog van benne. Üdv. Zoli >>>
Koszi a sok segitseget !
Most egy picit tanulok, egyelore nem kerdezek Bocsi, elirtam, if a = 16 volt, es definicional ott volt az := 1. Igen , az az anyag megvan, olvasgatom, .. Udv.
Azt a VHDL irást ide is be tudnád linkelni?
Keresgéltem a Terminálon, de nem találtam meg. Köszi.
Sziasztok !
Gondoltam felhozom a topicot, ha nem baj. Eljutottam a decimalis elore -hatra szamlaloig, negy LEDen.Rengeteg meglepetest okoztt mar a WP, nem minden mukodik amit fordit , es van olyan is, hogy (szerintem) helyesen megirt VHDL kodot nem jol fordit.. Pl az alabbi peldaban a 'count2' felteteleket szerettem volna az idoosztas ala rakni,de sehogy sem forditott jol, (6 makrocellat hasznalt
érdemes alaposan áttanulmányozni a HDL nyelvek hasznáatáról szóló jegyzeteket + nem árt otthon lenni a digitális technikában, mert nem minden szintetizálható, ami a szimulációban helyesen működik...
Én ha tapasztalom, hogy valamit nem úgy fordit ahogy én elképzeltem, akkor megnézem a szintézis szekcióban az RTL schematic -ot. Ez sokat segit abban, hogy kiismerjem, hogy kell neki megfogalmazni helyesen a feladatot.
Üdv. Zoli
Sziasztok!
Nekem egy olyan problémám van, hogy hogyan lehetne labviewból felprogramozni egy cpld-t, mert ki szeretném vele váltani az impactot. Viszont a dll fájlokról sehol nem találok leírást. Köszi
nem tudod meghívni az impactot a labview-ból?
simán lehet írni scripteket hozzá, és egy .bat-fájlal fel tudod programozni... én pl most olyat csináltam, hogy -lefordítja a picoblaze progit -átalakítja olyan formátumba, amit tud kezelni az impact -és fel is tölti egyből természetesen bármilyen .psm fájlnévvel meghívható, így tettszőlegeset fel lehet tölteni a webpack doksijában van rengeteg példa erre, valamelyik pdf-ben a /xilinx/doc -ban
Köszi a segítséget, lehet hogy így fogom megcsinálni.
Az eredeti szándékom az volt, hogy egyáltalán ne kelljen használni az impactot.
ezt nézzétek:
http://www.solder.net/stencilquik/default.asp ezzel már csak be lehetne könnyen forrasztani azokat a ... BGA IC-ket csak kár hogy olyan drága (mondjuk igaz, hogy 10 db kerül annyiba, 1-re leosztva már nem annyira rossz)
Sziasztok !
Velemenyeteket szeretnem kerni: Tanulni melyiket erdemes venni: HW-SPAR3E-SK-EC-G HW-SPAR3A-SK-UNI-G HW-SPAR3-SK-UNI-G
a 3A drága, a 3E-n meg több cucc van, mint a sima 3-ason (és egy árban vannak), ellenben azon nincsen SRAM, így vagy block RAM-ot használsz, vagy megtanulod a DDR-SDRAM illesztést + a 3E-n van az az undorító hirose csatlakozó, amihez elég nehéz nyákot csinálni...
3AN 3E 3 viszont a 3E javára szolgál, hogy van rajta LCD, ethernet vezérlő, AD, DA, csomó flash memória, meg két soros port is.
Koszi !
A 3E -n nincsen AD/DA. Igy asszem 3A-t fogok venni.Mondjuk eloszor megnezem mit tud az AD/DA. A blokk -RAM alatt azt erted,hogy az FPGA -ban letrehozott RAM?
hidd már el hogy van...
nekem is ilyen van a block ram, az az fpga-ban fizikailag benne levő ram amúgy meg tökimindegy, mert mindkettőn SPI buszos a DA és AD szóval nem tudod őket párhuzamosan használni, csak felváltva
erre, de én pl mielőtt dönteni szoktam megnézem az User Guide-okat is...
Bővebben: Link vagy nézd meg nagy méretben a képet róla, ott lesznek bal oldalon felül (meg ott van neki két 6-os header is)
Koszi.
Most nezem a user guide-okat. A huzalozas (assing package pins) -nal van valami eloregyartott ucf file, vagy kell tudni hogy fizikailag hogy vannak az FPGA-ra kotve a cuccok?
-Nem igazan ertem, ami a user guide vegen van pelda.
-Nyomogomb prellmentesitesre elegendo szokott lenni egy szamlalo ?(-->orajel leosztva, ~20ms-kent nezni a gomb altal billentett logika allapotat; gomb-felhuzo-ell. 10k) Nekem valahogy nem igazan jott be, eleg sokat teved...AVRen ez a modszer muodott..
van egy csomó lába az fpganak
ott abban a peldaban az van megadva, hogy mi mire van kotve, így nem kell neked kapcsrajz alapjan kibogaraszni, hanem onnan be copypastelheted azokat amik kellenek
-Akkor direkt az .ucf filet irom/modositom?
-Megis Spartan 3E mellett dontottem, ..
Sziasztok !
Mar meg is rendelnem a Spartan 3E -t, csak nem tudom hogy jo-e hozza a CPLD -hez hazilag epitett JTAG (HC125-el), vagy mas kell. Chipcadnel van ez, jo lesz hozza? XILINX JTAG letöltőkábel CPLD és FPGA 5V/3.3V A masik dolog a bovitessel kapcsolatos csatlakozo. Chipcad irta hogy van, de a tipusat veletlenul sem irta  Tudja valaki? Koszi.
olvasd már el az user guideját egyszer...
benne van hogy tartalmaz beépített USB-s JTAG-ot rádugod a boardot USB portra, és az Impactal fel tudod programozni |
Bejelentkezés
Hirdetés |
